- 무한한 성장 가능성을 가진 기업으로, 상세 기업명은 1차 합격자에 한해 공개합니다. 

- FPGA

- verilog를 이용한 FPGA logic 설계 등

- 해당업무 경력자

- 디지털 회로 설계 및 디버깅 경력자 우대

- Memory I/F(DDR, SRAM) 사용 경험자 우대

- ADC / DAC 사용 경험자 우대

- 급여조건: 대리 ~ 과장급 : 연 6,000만원까지 경력별 협의

                  차장 ~ 부장급 : 연 1억원 까지 경력별 협의 [세전 / 중식 및 석식 제공 / 연차 및 퇴직금 별도]

- 근무시간: 주 5일(월~금) 07:30~16:30 / 08:30~17:30 / 09:30~18:30 *시차 출근제 적용

- 근무지역: 대전 유성구 

- 복리후생: 타지역 거주자 사택 제공, 미혼자 생일 휴가/기혼자 결혼기념일 휴가(유급휴가 1일과 경조금 10만원 지원), 

                 자유로운 휴가 사용 및 지원 등

- 고용형태: 해당기업 소속 정규직

                  *휴먼링크는 면접까지만 안내

- 개인 이력서를    E-mail: aga9800@hm-link.com 으로 지원해주시면 상세 기업정보 안내드리도록 하겠습니다.

 * 지원시 이메일 제목에 "대전시 FPGA _ 성명" 꼭 기재바랍니다.

 - 문의처: 휴먼링크 HR사업부 / 연락처 : 02-853-7352